Field Programmable Gate Array

Glossar
· Hauptseite · Zufälliger Artikel · Portal liste
Diskussion
· Diskussion : Field Programmable Gate Array
Webkatalog
· Übersicht · Eigene Artikel · Seite vorschlagen
Aktuelles
· Seite der Woche · Newsletter · Today in History · Kreuzworträtsel
Weitere Inhalte
· Einkaufsmeile · Begriffslexikon · Multimedia
Suche
· Geschi.de · nach Jahren · Weltchronik.de · Geschichtsreferate
Interna
· Seitenneuigkeiten · Hilfe zur Seite · Impressum

Jahres-Sprung
Jahreszahl eingeben: >Chronik2000-Homepage<

Stichpunkte

Allgemein
	Ein FPGA (Field Programmable Gate Array) ist ein frei programmierbarer Logikschaltkreis
	Ein- und AusgabeblÃ¶cke (I/O-BlÃ¶cke) zur Impedanz- und Logikanpassung der I/O-Pins des GehÃ¤uses (die fÃ¼r die Verbindung zur AuÃŸenwelt notwendig sind)
	Ein FPGA besteht aus einer Matrix-Struktur aus konfigurierbaren LogikblÃ¶cken
	ca. neuen Metalllayern zur Verbindung der CLBs (Verbindungsebene)
	Die LogikblÃ¶cke werden auch als CLB bezeichnet (configurable logic blocks)
	Des weiteren existieren SRAM-BlÃ¶cke
	fÃ¼r die Speicherung von Daten
	sogenannte BRAM-BlÃ¶cke
	Taktaufbereitungen (DCM: Digital Clock Manager) zur VerfÃ¼gung
	DLLs (Delay Locked Loop)
	Manche Anbieter stellen zusÃ¤tzlich PLLs (Phase Locked Loop)
	Da die CLBs der FPGAs einen synchronen Takt erhalten mÃ¼ssen
	sind TaktverteilerbÃ¤ume notwendig
	um unkalkulierbare Laufzeitunterschiede zu vermeiden (synchrones Desgin)
	In der Regel werden sowohl Multiplizierer oder allgemeinere Recheneinheiten
	als auch komplette Prozessoren in den FPGA integriert
	FlashROM-basierte) FPGAs
	ROM-basierte
	Es gibt sowohl reprogrammierbare (RAM-basierte) als auch nur einmal programmierbare (OTP
	RAM-basierte FPGAs laden ihre Hardwarekonfiguration typischerweise kurz nach einschalten aus einem externen FlashROM. Inhaltsverzeichnis showTocToggle("Anzeigen"
	"Verbergen") 1 Aufbau und Struktur 2 Entwurfsschritte und -werkzeuge 3 Anwendungsgebiete 4 Unterschiede zu Prozessoren 5 Unterschiede zu Complex Programmable Logic Devices (CPLDs) 6 Vorteile gegenÃ¼ber ASICs 7 Nachteile gegenÃ¼ber ASICs 8 Weblinks [Bearbeiten]
Aufbau und Struktur
	OR
	sowie aus Registern
	eine Verbindungsmatrix zur Metalllayer-Verbindungsebene
	Jeder CLB (konfigurierbarer Logikblock) besteht aus Logikzellen
	die fÃ¼r Operationen wie AND
	NOT
	XOR
	usw. genutzt werden kÃ¶nnen
	Die kombinatorische Logik wird bei FPGAs der Firma Xilinx durch LUTs (look up table) mit vier EingÃ¤ngen und einem Ausgang gebildet
	dessen Programmierung alle mÃ¶glichen Ausgangswerte-Kombinationen bei 4 EingÃ¤ngen zulÃ¤ÃŸt
	Eine LUT enthÃ¤lt einen 16x1 Bit-RAM-Speicher
	oft in Form von D-Latches
	Des weiteren wird in den CLBs auch Flipflop-Register zur VerfÃ¼gung gestellt
	Die der kombinatorischen Logik nachgeschalteten Latches kÃ¶nnen genutzt oder umgangen werden
	Der LUT-Speicher kann alternativ als synchrones Schieberegister oder alternativ als Speicher eingesetzt werden
	Man spricht dann von sogenanntem Distributed RAM im Gegensatz zum o. a
	Block RAM
	Ein FPGA besteht aus sehr vielen Logikzellen
	Es sind heute FPGA mit Ã¼ber 10 Mio
	GatterÃ¤quivalenten erhÃ¤ltlich (Xilinx Virtex II-Serie)
	Die KomplexitÃ¤t der Aufgaben wÃ¤chst mit den MÃ¶glichkeiten der Entwurfssoftware
	sodass manchmal nicht ausreichend viele solcher Verbindungen zur VerfÃ¼gung stehen und viele Schaltungen ohne vorherige Optimierung nicht realisierbar sind
	Man hat gewisse Grenzen bezÃ¼glich den Verbindungsleitungen
	In dieser Hinsicht haben die FPGA-Hersteller in den letzten FPGAs sehr groÃŸe Fortschritte gemacht. [Bearbeiten]
Entwurfsschritte und -werkzeuge
	Erstellt wird Software fÃ¼r einen FPGA mittels einer Hardware-Beschreibungssprache
	z
	BV
	HDL oder VerilogI
	SystemC (Stanford)) oder C in VHDL umzusetzen (Spark (http://mesl.ucsd.edu/spark/))H
	n den letzten Jahren gab es immer wieder Versuche FPGAs und CPLDs mit der Programmiersprache C zu beschreiben (HardwareC
	erstellerspezifische Sprachen wie Altera-HDL oder ABEL-HDL werden ebenso genutzt wie UDL/I (Japan)N
	die Implementierung und laufzeitbasierende SimulationE
	ach der Beschreibung innerhalb des Entwurfsflusses folgen weitere Schritte wie die funktionale Simulation
	Synthese
	rst danach sollte die implementierte Schaltung am realen FPGA erprobt werdenD
	ie Programmierung der Logikbausteine kann je nach FPGA unterschiedlich gelÃ¶st werdenM
	und Methoden
	an kann zwischen Methoden unterscheiden
	die es ermÃ¶glichen den FPGA mehrmals zu programmieren
	die nur eine einmalige Programmierung zu lassenB
	ei den mehrmals programmierbaren FPGAs wird die Konfiguration in Speicherzellen (z.BS
	RAM
	EPROM
	EEPROM
	Flash) gespeichertB
	ei den einmalig programmierbaren FPGAs werden die physikalischen Eigenschaften der Verbindungswege permant geÃ¤ndert (Antifuse-Technologie). [Bearbeiten]
Anwendungsgebiete
	Reprogrammierbare FPGA haben einen speziellen Bereich der Computertechnik erst in nutzbarem Umfang realisierbar gemacht: Selbstkonfigurierende Systeme
	Diese konfigurieren sich zur Laufzeit entsprechend der geforderten Eigenschaften (z.B. spezielle mathematische Algorithmen) um und erreichen damit bisher unerreichte Verarbeitungsgeschwindigkeiten und ParallelitÃ¤t
	Als besondere Herausforderung kann man hierbei die Compiler Entwicklung sehen
	Ziel ist es Objektorientiert Logik-KapazitÃ¤ten bei Bedarf zur Benutzung zu konfigurieren und nach der Benutzung freizugeben. (Siehe auch Java Hardware Definition Language[1] (http://www.jhdl.org)) [Bearbeiten]
Unterschiede zu Prozessoren
	FPGAs bieten die MÃ¶glichkeit Informationen massiv parallel zu verarbeiten
	die Informationen sequentiell verarbeiten
	Dadurch benÃ¶tigen sie nicht so hohe Taktfrequenzen wie Prozessoren
	In einem FPGA kÃ¶nnen zig Additionen und Multiplikationen zur gleichen Zeit ausgefÃ¼hrt werden
	WÃ¤hrend selbst moderne Prozessoren mit SIMD-Befehlen nur einige wenige Operatoren parallel verarbeiten kÃ¶nnen. [Bearbeiten]
Unterschiede zu Complex Programmable Logic Devices (CPLDs)
	bei FPGAs die auf Flash- oder Antifuse-Technologie basieren entfÃ¤llt logischerweise die Konfiguration [Bearbeiten]
	Die Unterschiede zu CPLDs sind im Wesentlichen: durch Blockarchitektur und frei programmierbarem Signalfluss keine exakte Berechnung der Gatterlaufzeiten mÃ¶glich bei FPGAs die auf SRAM-Technologie basieren erfolgt eine Konfiguration bei jedem Start (heutzutage meist aus externem EEPROM oder via JTAG vom Prozessor her)
Vorteile gegenÃ¼ber ASICs
	geringe Entwicklungskosten sehr kurze Implementierungszeiten einfach korrigier- und erweiterbar geprÃ¼ftes Silizium [Bearbeiten]
Nachteile gegenÃ¼ber ASICs
	ab mittleren StÃ¼ckzahlen hÃ¶herer StÃ¼ckpreis geringere Taktraten (max. ca 300 MHz) geringere Logikdichte (ca
	10facher FlÃ¤chenbedarf gegenÃ¼ber ASIC gleicher Technologie) [Bearbeiten]
Weblinks
	http://www-li5.ti.uni-mannheim.de/fpga/ FPGA Seiten der Uni Mannheim http://www.xilinx.com FPGA-Hersteller http://www.altera.com FPGA-Hersteller http://www.latticesemi.com FPGA-Hersteller http://www.opencores.org/ [2] (http://opencores.gds.tuwien.ac.at/) Open Source IP Entwicklungsresource http://www.fpga4fun.com/ Projekte und Hintergrund Informationen auf englisch en:Field-programmable gate array es:FPGA fr:Field-Programmable Gate Array nl:FPGA pl:FPGA sv:FPGA

Dieser Artikel basiert auf dem Artikel Field Programmable Gate Array aus der freien Enzyklopädie wikipedia und steht unter der GNU Lizenz für freie Dokumentation. In der wikipedia ist eine Liste der Autoren verfügbar.

Field Programmable Gate Array Caenorhabditis elegans Von Brabeck Dekanei Rhein-Herne-Kanal bei Oberhausen.jpg Staurakios Aniki Coelostat Heliostat

[Zurück ]

Inhalt Glossar:

Diese Seite einem Freund, Kollegen oder Bekannten weiterempfehlen? Hier klicken!

Allgemein

Aufbau und Struktur

Entwurfsschritte und -werkzeuge

Anwendungsgebiete

Unterschiede zu Prozessoren

Unterschiede zu Complex Programmable Logic Devices (CPLDs)

Vorteile gegenÃ¼ber ASICs

Nachteile gegenÃ¼ber ASICs

Weblinks